□ H19年08月期 A-09  Code:[HD0802] : PLLの構成を表す文章
検索サイトから来た方は… 無線工学の基礎 トップへ 以下をクリックすると、元のページが行き先に飛び、このウインドウは閉じます  ■ 無線工学を学ぶ  (1) 無線工学の基礎   年度別出題一覧   H11年 4月期,8月期,12月期   H12年 4月期,8月期,12月期   H13年 4月期,8月期,12月期   H14年 4月期,8月期,12月期   H15年 4月期,8月期,12月期   H16年 4月期,8月期,12月期   H17年 4月期,8月期,12月期   H18年 4月期,8月期,12月期   H19年 4月期,8月期,12月期   H20年 4月期,8月期,12月期   H21年 4月期,8月期,12月期   H22年 4月期,8月期,12月期   H23年 4月期,8月期,12月期   H24年 4月期,8月期,12月期   H25年 4月期,8月期,12月期   H26年 4月期,8月期,12月期   H27年 4月期,8月期,12月期   H28年 4月期,8月期,12月期   H29年 4月期,8月期,12月期   H30年 4月期,8月期,12月期   R01年 4月期,8月期,12月期   R02年 4月期,9月期,12月期   R03年 4月期,9月期,12月期   R04年 4月期,8月期,12月期   R05年 4月期,8月期,12月期   R06年 4月期,8月期,12月期  分野別出題一覧   A 電気物理, B 電気回路   C 能動素子, D 電子回路   E 送信機, F 受信機   G 電源, H アンテナ&給電線   I 電波伝搬, J 計測  ■ サイトポリシー  ■ サイトマップ[1ama]  ■ リンクと資料  ■ メールは下記まで 2025年 03/31 R06/12月期問題頁掲載 03/31 R06/08月期問題頁掲載 03/31 R06/04月期問題頁掲載 03/31 R05/12月期問題頁掲載 03/31 R05/08月期問題頁掲載 03/31 R05/04月期問題頁掲載	無線工学 > １アマ > H19年08月期 > A-09 A-09 次の記述は、位相同期ループ（ＰＬＬ）について述べたものである。［　］内に入れるべき字句の正しい組合せを下の番号から選べ。 　ＰＬＬは、二つの入力信号を比較する位相比較器、この出力に含まれる不要な成分を除去するための［Ａ］及びその出力に応じた周波数を発振する［Ｂ］の三つの主要部分で構成される。また、これを用いて［Ｃ］を作ることができる。 Ａ Ｂ Ｃ １ 低域フィルタ 水晶発振器 ノイズブランカ ２ 低域フィルタ 電圧制御発振器 周波数シンセサイザ ３ 低域フィルタ 電圧制御発振器 ノイズブランカ ４ 高域フィルタ 水晶発振器 周波数シンセサイザ ５ 高域フィルタ 電圧制御発振器 ノイズブランカ
	位相同期ループ（回路をやっているとPLLと呼ぶ方が普通ですね）はよく出題されます。PLL単体だけではなく、この問題のように分周器と組み合わせて、任意の周波数を発生させられる周波数シンセサイザの問題も多いです。 ［１］ＰＬＬの構成と動作 　Fig.HD0802_aは、単純化したPLLの構成です。実際に使われているものはもっと複雑ですが、要素だけ見れば大概このようになっています。 　まず、入力としては基準となる信号が必要です。普通は、基準として水晶発振子や特殊なところでは標準電波のキャリア（搬送波）など、周波数が一定で変動が少ないものを選びます。 　基準入力と出力は、PLLのキー部分の一つである「位相比較器」に入ります。「位相」を「比較」するとはどういうことかというと、基準信号と出力の位相のズレに応じた（電圧）出力を得るというものです。 　例えば、基準に対して出力の位相が進んでいればそのズレの大きさに応じた正の電圧を、遅れていれば負の電圧を出力します。 Fig.HD0802_a PLLの原理的構成と各部の波形 　位相比較器の出力は「リアルタイム」で、信号の周期ごとに出力されますから、基準入力の周波数と同じ成分を多く含む脈流になっています。これでは、後に繋がる「電圧制御発振器（VCO）」の動作に都合が悪いので、低域フィルタ（これも単にLPFと言うのが普通です）に通し、電圧の変化を平坦にします。 　PLL出力が入力の周波数に同期することを、「ロックする」と言います。入力の周波数が変化した場合、再びロックするまでにはある程度の時間がかかります。その時間は、主にLPFの時定数に依存します。 　LPFの帯域を狭くする（時定数を長くする）と、VCO入力の変化の度合いが緩やかになるので、入力側で周波数を頻繁に変更する用途では、ロックアップタイム（PLLが所定の周波数にロックされるまでの時間）が長くなります。逆に帯域を広くすると、ロックアップタイムは短くなりますが、ロックが不安定になります。 　LPFの出力を入力とする電圧制御発振器（Voltage Controlled Oscillator）は、入力の電圧に対して直線的に出力周波数が変化する領域を持った発振器です。普通、入力電圧が変化しても、出力振幅は変動しません。変化するのは周波数だけです。 　位相比較器の出力がLPFを経てVCOに入る時に、位相ズレに応じた電圧が、ズレを修正する方向にVCOの周波数を変動させるように設計します。Fig.HD0802_aを見てお気づきの方もおられるかもしれませんが、PLLは「帰還（フィードバック」回路、それも負帰還回路です。 　基準信号に対して、出力の位相が遅れればVCOの周波数を上げ気味にして位相を進め、逆に出力の位相が進めばVCOの周波数を下げて位相を遅らせます。このようにして、出力周波数が、基準入力に対して位相も周波数も同じになるように制御するのがPLLです。（但し、この動作は基準信号の１周期内では行なえず、LPFの時定数にもよりますが、数十周期〜数千周期分程度の時間が必要です。） ［２］周波数シンセサイザの構成と動作原理 　ここまで見てきたPLLは、入力と同じ周波数しか出せないものでした。しかし、世の中には周波数を自由に操りたい用途は広く存在します。アマチュアの無線機も昔はLC発振を使ったVFOでしたが、今ではこのPLLを応用した、安定な可変周波数発振器が使われています。 　その可変周波数発振器を周波数シンセサイザ、というのですが、ここではその構成と動作を見てゆきましょう。 Fig.HD0802_b 周波数シンセサイザの構成と動作原理 　Fig.HD0802_bがその概略構成です。簡単に言えば、PLLに安定な発振器や分周比を可変にできる分周器を付加したものです。それぞれの働きについて説明します。 　まず、安定な発振器があります。簡単なものは水晶発振器や、安定度を重視したものでは発振周波数を温度補償可能なTCXO、はたまた特殊なものでは標準電波の搬送波等を用います。ここでの発振周波数をｆ0とします。 　次に、この発振器の入力は、分周比が可変な分周器に入ります。分周比は外部から設定可能で、手動（スイッチなど）やマイコン（マイクロコントローラ）など電気的な方法で変えられるようになっています。昔はよくサムホイールで周波数を変えるハンディ機等がありましたが、周波数シンセサイザを使ったものであれば、分周比の設定に使われたものでしょう。ここで設定される分周比をＭとします。 　ｆ0/Ｍの周波数が、上に説明してきたPLLの基準入力として入ります。電圧制御発振器（VCO）の出力（周波数ｆs）が取り出されると同時に、位相比較器に戻るのですが、その途中で第２の可変分周器で分周されます。この分周比も第１の可変分周器と同様、手動やマイコンで変えられるようになっています。ここで設定される分周比をＮとします。 　位相比較器の入力は２つですが、このPLLがロックしている状態では、その２つの入力が等しくなっていなくてはなりません。つまり、 　ｆ0/Ｍ＝ｆs/Ｎ　…(1) である、ということです。(1)を出力周波数ｆsについて解けば、 　ｆs＝（Ｎ/Ｍ）ｆ0　…(2) となります。つまり、Ｍで周波数のきざみ（ステップ）を可変することができ、そのＮ倍の周波数が出力できる、という仕組みです。例えば、SSBとCWが送受できるトランシーバでは、SSBとCWで周波数ステップ（Ｍの設定）を変えたり、ダイヤルを回せばＮが増減したりするようにできれば、周波数のコントロールが自由に行なえます。 　このように、PLLや周波数シンセサイザの応用は非常に幅広く、上に挙げた無線機の他にも、モーターで回転数を変えたりする必要がある場合や、パソコンのCPUなどでクロック周波数を内部で上げたり下げたりする場合などに用いられます。 それでは、解答に移ります。 　Ａ…位相比較器から直流に近い成分を取出すものは低域フィルタです 　Ｂ…PLLの出力は電圧制御発振器から得られます 　Ｃ…周波数可変の局発は周波数シンセサイザで実現されています となりますから、正解は２と分かります。
閉じる