□ H20年12月期 A-25  Code:[HJ0803] : 無損失線路上の定在波比から、定在波の腹又は節から負荷を見込むインピーダンスを求める
インデックス
検索サイトから来た方は…
無線工学の基礎 トップ

以下をクリックすると、元のページが行き先に飛び、このウインドウは閉じます

 ■ 無線工学を学ぶ
 (1) 無線工学の基礎 
 年度別出題一覧
  H11年 4月期,8月期,12月期
  H12年 4月期,8月期,12月期
  H13年 4月期,8月期,12月期
  H14年 4月期,8月期,12月期
  H15年 4月期,8月期,12月期
  H16年 4月期,8月期,12月期
  H17年 4月期,8月期,12月期
  H18年 4月期,8月期,12月期
  H19年 4月期,8月期,12月期
  H20年 4月期,8月期,12月期
  H21年 4月期,8月期,12月期
  H22年 4月期,8月期,12月期
  H23年 4月期,8月期,12月期
  H24年 4月期,8月期,12月期
  H25年 4月期,8月期,12月期
  H26年 4月期,8月期,12月期
  H27年 4月期,8月期,12月期
  H28年 4月期,8月期,12月期
  H29年 4月期,8月期,12月期
  H30年 4月期,8月期,12月期
  R01年 4月期,8月期,12月期
  R02年 4月期,9月期,12月期
  R03年 4月期,9月期,12月期
  R04年 4月期,8月期,12月期
 分野別出題一覧
  A 電気物理, B 電気回路
  C 能動素子, D 電子回路
  E 送信機, F 受信機
  G 電源, H アンテナ&給電線
  I 電波伝搬, J 計測

 ■ サイトポリシー
 ■ サイトマップ[1ama]
 ■ リンクと資料

 ■ メールは下記まで



更新履歴
2022年
05/14 04月期問題頁掲載
01/11 12月期問題頁掲載
2021年
10/17 09月期問題頁掲載
H2012A25 Counter
無線工学 > 1アマ > H20年12月期 > A-25
A-25 次の記述は、図に示す逐次比較形デジタル電圧計に用いられるサンプルホールド回路の動作原理について述べたものである。[ ]内に入れるべき字句の正しい組合せを下の番号から選べ。
(1) 回路は、演算増幅器(オペアンプ)の出力を反転入力端子に接続し、電圧増幅度をほぼ1にしたバッファアンプを2個、コンデンサC及びスイッチSで構成されている。
(2) スイッチSが接(ON)の状態では、出力電圧Vaは入力電圧Vinに等しい。スイッチSが断(OFF)の状態では、入出力間が遮断されるが、コンデンサCにはスイッチSが[A]になる直前までの入力電圧が保持されたままになっているので、Cの電圧が出力電圧Vaとなる。
(3) 入力の電圧のサンプリングは、Sが[B]の状態のときに行われる。
(4) コンデンサへの充放電時間は、入力電圧が変化する時間よりも十分[C]ことが必要である。


接(ON) 接(ON) 短い
接(ON) 断(OFF) 長い
断(OFF) 接(ON) 長い
断(OFF) 断(OFF) 長い
断(OFF) 接(ON) 短い
問題図 H2012A25a
Fig.H2012A25a

 アマチュア無線の試験で、A/Dコンバータの内部回路まで出題されるとは思いませんでしたが、難しく考えず、オペアンプ回路の応用だと思って、解説を読んでみて下さい。

[1]サンプルホールド回路はどこに使われ、役割は何か

 まず、このサンプルホールド回路と呼ばれる回路ですが、おなじみだという方はそう多くないのではないでしょうか? そこで、どこで、何のために使われている回路なのかを調べてから、その動作を見ることにしましょう。
 この回路は、「刻々と変化する信号の、ある一瞬のレベルを、外からのトリガータイミングに合わせて保持する」という機能を持ちます。ちょうど、カメラでシャッターボタンを押すような感じです。そのため、この機能を必要とする色々な信号処理の場面に使われますが、最もよく用いられているのが、A/Dコンバータの入力部、それも「逐次比較形」と呼ばれるA/Dコンバータ(以後、単にA/Dと記します)のフロントエンドです。
 皆さんは、小学校の時に、上皿天秤で質量の分からないものを測定したことがありますか? 実はこの逐次比較形、という変換方式は、動作原理が上皿天秤での測定にそっくりなのです。ただ、分銅が1,2,5,10…[g]ではなくて、1,2,4,8,16,32…と2のべき乗のものがひとつずつしかないのが違いといえば違いです。上皿天秤での測定法を、どうやってエレキ回路で実現しているのでしょうか?
 まずはチップの中身を見て仕組みを考えます。逐次比較形の概略構造をFig.HJ0803_aに示します。
 信号が入ってきたところにあるのは、上で説明したような機能を持つサンプルホールドアンプです。次の段は、コンパレータです。コンパレータは一方の入力がS/Hアンプの出力で、もう片方の入力が、D/Aコンバータの出力になっています。「なんでA/Dコンバータの中に反対の機能であるD/Aが入ってるんだ?」とお思いになるかと思いますが、説明はこの後でいたします。ともかく、コンパレータは「比較器」の名の通り、S/HアンプとD/Aの出力を比較して、S/Hアンプの出力の方が大きければ"1"を、D/Aの出力の方が大きければ"0"を出力します。
Fig.HJ0803_a 逐次比較形コンバータの概略構成
Fig.HJ0803_a
逐次比較形コンバータの概略構成
 その次にある、逐次比較レジスタ(SAR=Successive Approximation Register)は、この後で説明するように順々に出てくるコンパレータの結果を格納しておくメモリのようなものです。その出力が変換結果になるわけですが、変換には何ステップも必要で、最終的な結果が出るまで、出てくる値は通常は利用しません。
 D/Aコンバータは、逐次比較レジスタの出力を元に、アナログ電圧を出力します。例えば、4ビットのコンバータで、10 [mV]ステップであれば、逐次比較レジスタの出力が0110(10進数で6)であれば60 [mV]を、1110(10進数で14)であれば140 [mV]を出力します。
Fig.HJ0803_b 逐次比較形コンバータのタイミング
Fig.HJ0803_b
逐次比較形コンバータのタイミング
 クロック発生器は、通常、外部からの変換入力に同期した内部のクロックを発生させて、ロジック系の動作に使います。また、制御ロジックは、S/Hアンプから逐次比較レジスタやD/A変換といった系のタイミングを発生させます。
 ここまでで、各部の説明が終わりましたが、これではどうやって動作するのかまだサッパリ分かりません。そこで、タイミングチャート(Fig.HJ0803_b)と、動作シーケンス表を用いてご説明します。ここでは、10 [mV]ステップの4ビットA/Dコンバータを例に取ります。これに、113 [mV]の電圧が入力されている場合を考えます。動作シーケンスを下の表で考えると…
 「Comp」…比較器の出力で"0"か"1"
 「SAR Out」…逐次比較レジスタの出力
 「D/A出力」…D/Aコンバータの出力[mV]
 x…不定値又は前回/次回変換の値
Seq. 動 作 Comp SAR Out D/A出力
(1) 前回の結果が残った状態で、次の(2)で変換トリガが入るまで保持 x xxxx x
(2) 変換トリガが入力されると、S/Hアンプはホールドモードに変化。トリガに同期して内部クロックを発生させる。SARは中身がクリアされる場合とされない場合があるが、ここではすべて0に初期化されるとして説明。 x 0000 0
(3) 変換開始後、1発目のクロックエッジでS/H入力とD/A出力80 [mV](D/A入力"1000")を比較。S/Hが113 [mV]でD/Aが 80 [mV]なので、結果は"1"。SARの1番目(最上位)のビットにはこの1がセットされる。 1000 80 [mV]
(4) 2発目のクロックエッジでS/H入力とD/A出力120 [mV](D/A入力"1100")を比較。S/Hが113 [mV]でD/Aが 120 [mV]なので、結果は"0"。SARの2番目のビットにはこの0がセットされる。 1000 80 [mV]
(5) 3発目のクロックエッジでS/H入力とD/A出力100 [mV](D/A入力"1010")を比較。S/Hが113 [mV]でD/Aが 100 [mV]なので、結果は"1"。SARの3番目のビットにはこの1がセットされる。 1010 100 [mV]
(6) 4発目のクロックエッジでS/H入力とD/A出力110 [mV](D/A入力"1011")を比較。S/Hが113 [mV]でD/Aが 110 [mV]なので、結果は"1"。SARの4番目(最下位)のビットにはこの1がセットされる。 1011 110 [mV]
(7) 変換が完了したので、コンバータに接続された回路に変換完了を知らせる信号を出力する。
1011 110 [mV]
(8) 次の変換トリガが入力され、再び(1)〜(7)の動作を繰り返す x 0000 0


 説明が下手ですが、どうでしょうか? 80 [mV], 40 [mV], 20 [mV], 10 [mV]と大きな電圧から小さな電圧に順に加えて行き、入力より大きければ1を、小さければ0をSARのビットにセットしてゆくさまは、上皿天秤にこれらの分銅を乗せたりおろしたりしているように思えてきませんか? D/Aはこの「分銅」に相当するアナログ電圧を作り出すために必要だったわけです。
 8ビット、12ビットとビット数を増やすには、分銅の種類を増やして、小さな分銅まで準備しておけばいい、ということになります。
 それでは何故、サンプルホールド回路が必要なのでしょうか? もし、この回路がないとすると、Fig.HJ0803_aでA/Dの入力とコンパレータが直結になります。入力は絶えず変化している信号ですから、上皿天秤の「測るものを載せている」側の重さが変化してしまうことになり、これでは測れません。つまり、一回のシーケンスが廻るまでは、入力の信号は静止していてくれなければならないので、サンプルホールド回路が必要になるのです。

[2]サンプルホールド回路の動作

 サンプルホールド回路は、「サンプルモード」と「ホールドモード」と呼ばれる2つの動作モードを有します。以下、Fig.HJ0803_cの回路図とタイミングチャートを基に考えます。
Fig.HJ0803_c サンプルホールドアンプの構成と動作
Fig.HJ0803_c
サンプルホールドアンプの構成と動作
(1) サンプルモード
 サンプルモードでは、スイッチSの制御はONにします。すると、Amp1は利得+1の増幅回路ですから、その出力はコンデンサCを充放電しながら、入力信号Vinと同じに変化し、Amp2の入力に入ります。Amp2も利得が+1の増幅回路ですから、結局、出力Vaには入力端子Vinと全く同じ波形が現れます。
(2) ホールドモード
 ホールドモードでは、スイッチSの制御をOFFにします。すると、Amp1とAmp2は切り離されますが、Cに溜まった電荷によって、Amp2の非反転入力端子にはSが切れる直前の電位が掛かり続けます。
 オペアンプのモデルの中に「入力インピーダンスが無限大」という条件があったのを思い出していただきたいのですが、Amp2の非反転入力端子の入力インピーダンスが無限大である限り、Cは放電せず、SがOFFになっている間は、出力Vaには、SがOFFになった瞬間の電圧が出続けます。
 もちろん、現実の世界ではこんな理想的なことはありません。オペアンプの入力端子は、バイアス電流という0でない電流が流れ込んだり流れ出たりしますし、コンデンサにも漏れ電流があり、電荷は時間とともに変化します。それにつれて、コンデンサ両端の電圧も変化するので、Vaはホールドモードでは無限に一定の値では有り得ません。
 しかし、通常、逐次比較形のコンバータの場合、変換時間が数[μs]〜数10[ns]と短いため、この時間内に1LSB分の分解能に比べて無視できる大きさの変動であれば、変換結果に影響がないため、サンプルホールドアンプは存在価値があるのです。

[3]サンプルホールドアンプの回路設計の要点

 上に書いたような、バイアス電流やコンデンサの漏れ電流を極力小さくすることも要点の一つです。もう一つ重要なのは、ホールドモードからサンプルモードに遷移する(SをOFF→ONにする)時の、過渡応答です。Fig.HJ0803_cでいうと、赤丸で囲んだ部分のことです。
 SがOFFになっている間も、Amp1の出力は常にVinに追随していますが、コンデンサの両端電圧は前の電圧を保持しているため、スイッチがONになった瞬間、両者の電圧は一致しません。Amp1は大急ぎでCに電流を流し込んだり、吸い出したりして、自分の出力電圧とCの両端電圧を合致させようと働きます。
 ところが、Amp1の電流駆動能力が足りなかったり、Cが大き過ぎたり、Amp1の位相余裕が不足(発振しやすいこと)していたりすると、Amp1の出力とVinが一致するのに大変長い時間が掛かったり、時間内に一致しなかったりします。すると、SがOFFになる瞬間もVinとCの両端が異なった電圧になった状態で変換が開始されることになるので、変換結果の誤差になって現れます。
 また、変換を高速に行なうためには、逐次比較ロジック自体の高速化も必要ですが、サンプルモードをいかに短時間で終了させるか、も課題となります。サンプルモードに遷移してから高速に追随してくれればくれるほど、早く変換を開始できるわけですから。

それでは、解答に移ります。
 …CにはSが断(OFF)になる直前の電圧が保持されます
 …サンプリングはSが接(ON)の状態で行なわれます
 …Cの充放電は、入力より十分短い時間で行なわれなければなりません
となりますから、正解はと分かります。