□ R02年09月期 A-07  Code:[HC0406] : 接合形FETのバイアスの掛け方と相互コンダクタンス
インデックス
検索サイトから来た方は…
無線工学の基礎 トップ

以下をクリックすると、元のページが行き先に飛び、このウインドウは閉じます

 ■ 無線工学を学ぶ
 (1) 無線工学の基礎 
 年度別出題一覧
  H11年 4月期,8月期,12月期
  H12年 4月期,8月期,12月期
  H13年 4月期,8月期,12月期
  H14年 4月期,8月期,12月期
  H15年 4月期,8月期,12月期
  H16年 4月期,8月期,12月期
  H17年 4月期,8月期,12月期
  H18年 4月期,8月期,12月期
  H19年 4月期,8月期,12月期
  H20年 4月期,8月期,12月期
  H21年 4月期,8月期,12月期
  H22年 4月期,8月期,12月期
  H23年 4月期,8月期,12月期
  H24年 4月期,8月期,12月期
  H25年 4月期,8月期,12月期
  H26年 4月期,8月期,12月期
  H27年 4月期,8月期,12月期
  H28年 4月期,8月期,12月期
  H29年 4月期,8月期,12月期
  H30年 4月期,8月期,12月期
  R01年 4月期,8月期,12月期
  R02年 4月期,9月期,12月期
  R03年 4月期,9月期,12月期
  R04年 4月期,8月期,12月期
 分野別出題一覧
  A 電気物理, B 電気回路
  C 能動素子, D 電子回路
  E 送信機, F 受信機
  G 電源, H アンテナ&給電線
  I 電波伝搬, J 計測

 ■ サイトポリシー
 ■ サイトマップ[1ama]
 ■ リンクと資料

 ■ メールは下記まで



更新履歴
2022年
05/14 04月期問題頁掲載
01/11 12月期問題頁掲載
2021年
10/17 09月期問題頁掲載
H3209A07 Counter
無線工学 > 1アマ > R02年09月期 > A-07
A-07 次の記述は、図に示すNチャネル接合形の電界効果トランジスタ(FET)について述べたものである。[ ]内に入れるべき字句の正しい組合せを下の番号から選べ。
(1) 一般に、ドレイン・ソース間には、[A]の電圧を加えて用いる。
(2) FETの相互コンダクタンスgmは、電圧及び電流の変化分をΔとすれば、gm=[B]で表される。
(3) (1)の場合、VGS=0 [V]のとき、IDは[C]。
問題図 H3209A07a
Fig.H3209A07a


Dに負(-)、Sに正(+) ΔID/ΔVDS 流れない
Dに負(-)、Sに正(+) ΔID/ΔVGS 流れる
Dに負(-)、Sに正(+) ΔID/ΔVGS 流れない
Dに正(+)、Sに負(-) ΔID/ΔVGS 流れる
Dに正(+)、Sに負(-) ΔID/ΔVDS 流れない

 おそらく、世の中のFETの生産数で言えば、圧倒的にMOSFETが多く、接合形FETは少数派のはずです。それは、MOSFETの多くがパワーエレクトロニクス回路のスイッチング用途のためで、アナログ信号や高周波関係では、まだまだ接合形FETも使われます。

[1]接合形FETのバイアスの掛け方

 まず、接合形FETはFig.HC0406_b左のような構造になっています。N形のチャネルに、P形のゲートがPN接合しており、チャネルとゲート間には逆バイアスがかかるようにして使用します。電流はチャネルを流れます。
HC0406_a 接合形FETのバイアス掛け方
Fig.HC0406_a
接合形FETのバイアスの掛け方理
 逆バイアスがかかっていますから、ゲートに電流は流れません(正確には漏れ電流程度の微小電流が流れます)。
 また、接合部(MOS形では酸化物層の下)に空乏層ができていて、これが電流を制限します。逆バイアスをどんどん大きくして行くと、しまいには上下の空乏層がくっついてしまいます。この状態を「ピンチオフ」といいます。ゲート電圧が零の時は、空乏層はできませんから、原理上はチャネルの制限(後に述べるIDSS)まで電流を流すことができます。
 このようにして、接合形FETでは、逆バイアスを掛けておき、その電圧の大きさで空乏層の厚さを変えて、チャネルを流れる電流を制御する仕組みになっているわけです。
 一方、Nチャネル形ではドレインに+、ソースにはドレインよりも低い電圧になるようにして、ドレイン→ソースの方向に電流が流れるように使います。バイポーラトランジスタとは違い、方向が逆になっても電流は流せます。
 ただ、増幅回路としてよく用いられるソース接地回路では、Fig.0406_a右のように、電流がドレイン→ソースの方向に流れるようにバイアスを掛けて用います。

[2]コンダクタンスとは

 「コンダクタンス」はインピーダンス [Ω]やインダクタンス [Ω]に比べて、あまり出てこない用語ですが、単位は[S](シーメンス)で、要するに1/Ωの次元を持つ単位です。
 抵抗は大きければ大きいほど電流を通しにくいですが、コンダクタンスは大きいほど電流が通りやすい、ということを表します。10 [Ω]=0.1 [S]で、0.05 [Ω]=20 [S]といった具合です。
 ところで、なぜ、FETの特性を表すのに、抵抗の逆数なのでしょうか? それは、FETの動作原理である、「電圧で電流を制御する」という機能に由来します。

[3]相互コンダクタンスとは

コンダクタンスのことを考える前に、まず、バイポーラトランジスタ(以下、単にトランジスタと書きます)の場合を考えてみます。トランジスタの「(直流)電流増幅率」はhFEで表されます。この意味は、「コレクタ電流の変化分ΔTCはベース電流の変化分ΔTBの何倍か」、つまりhFE=ΔTC/ΔTBということです。
 ここで思い出していただきたいのは、トランジスタは「ベース電流でコレクタ電流を制御する」素子でした。だから、その制御能力を示すものとして、ベース電流からコレクタ電流への変換係数としてhFEが使われるわけです。hFEが大きければ、少ないベース電流の変化で大きなコレクタ電流を変化させられる、というわけです。
 それでは、FETではその「変換係数」はどんなものを使ったらよいでしょう? FETは、トランジスタと違い、「ゲート電圧の変化分ΔVGでドレイン電流の変化ΔIDを得る素子」です。ここで、トランジスタと同じように考えれば、ドレイン電流の変化分をゲート電圧の変化分で割れば、ゲート電圧からドレイン電流への変換係数、が出せます。
 つまり、ΔID/ΔVGがその変換係数に当たります。これが、FETの「相互コンダクタンスgm」ということになります。確かに、電流を電圧で割った形になっていますから、抵抗の逆数の次元を持つ数です。
 実際の特性は、Fig.HC0406_bのようになります。図では接合形FETのデプレッション形の特性を挙げていますが、MOS形(デプレッション・エンハンスメント)でも本質は変わりません。
 ここで注意しなければならないのは、第一には、この曲線はドレイン−ソース間電圧VDSを一定にして測定しなければならない、ということです。
HC0406_b 相互コンダクタンスとは
Fig.HC0406_b
相互コンダクタンスとは
 DSが異なると、曲線の形も違ってきます。また、第2点は、ゲート電圧によって曲線の傾きが変わるので、たとえVDSが一定でも、gmはVGに対して一定値ではない、ということです。グラフの曲線の傾きは、場所によって違います。まぁこれは、増幅器を設計する際に必要な知識なので、試験には出ませんが。
 相互コンダクタンスが大きい、ということは、小さなゲート電圧の変化で、大きなドレイン電流の変化を得ることができる、ということであり、FETの特性を表す数値になっていることは理解できるかと思います。

 接合形FETの特性が出たついでに、TDSSについて調べておきましょう。接合形の場合、ゲートはチャネルに対して逆バイアスをかけて使用しますから、Nチャネルの場合ゲート電圧(ソースが基準)は0 [V]より大きな電圧は掛けられません。この(VG=0 [V])ときに流れるドレイン電流が最大となります。この電流値をTDSSといい、FETのもう一つの特性値になっています。TDSSは、製造に起因するバラツキが大きく、ちょうどトランジスタのhFEのように、その値でランク分けされていることがあります。実回路の設計では、このバラツキにも注意しなければなりません。

それでは、解答に移ります。
 …[1]で見たように、Dに正(+)、Sに負(-)です
 …G-S間の電圧の変化に対するドレイン電流の変化ですから、ΔID/ΔVGSです
 …接合形FETではFig.HC0406_bのように、ゲート電圧が零でドレイン電流IDSS流れる性質を持ちます
となりますから、正解はと分かります。